

**O Programa de Apoio ao Desenvolvimento Tecnológico da Indústria de
Semicondutores (PADIS)**

Projeto e Simulação de Células Digitais CMOS
Nome: Gabriel Vieira da Silva Leite

RELATÓRIO – UNIDADE 7

21 / 08 / 2026

1 – Introdução

A tecnologia CMOS (Complementary Metal-Oxide-Semiconductor) constitui uma das principais tecnologias utilizadas no desenvolvimento de circuitos integrados digitais. Seu funcionamento baseia-se na utilização complementar de transistores MOS dos tipos pMOS e nMOS, permitindo a implementação de portas lógicas com baixo consumo de potência estática e elevada capacidade de integração.

Em uma estrutura CMOS convencional, os transistores pMOS e nMOS são organizados de forma complementar. Enquanto a rede de pMOS estabelece um caminho entre a alimentação e a saída em determinadas condições lógicas, a rede de nMOS estabelece um caminho entre a saída e o terra nas condições complementares. Essa característica permite implementar funções lógicas como inversores, NAND e NOR.

Neste trabalho foi realizado o projeto e a simulação de células digitais CMOS utilizando os softwares DSCH e Microwind. A atividade contemplou desde a representação lógica dos circuitos até sua implementação física por meio de layout, permitindo analisar a relação entre o projeto lógico, a estrutura física dos transistores e o comportamento elétrico dos circuitos.

Foram desenvolvidas uma porta inversora CMOS, uma porta NAND de duas entradas, uma porta NOR de duas entradas e um oscilador em anel composto por cinco inversores. Também foi proposta uma análise da influência das dimensões geométricas dos transistores, principalmente das relações entre largura e comprimento do canal (W/L), sobre o comportamento elétrico dos circuitos.

2 - Objetivos

O objetivo geral deste trabalho é desenvolver e simular células digitais CMOS, integrando as etapas de projeto lógico, implementação física e validação elétrica.

Como objetivos específicos, destacam-se:

- Desenvolver o esquemático de uma porta inversora CMOS utilizando o DSCH;
- Implementar o layout físico da inversora no Microwind;
- Desenvolver uma porta NAND CMOS de duas entradas;
- Desenvolver uma porta NOR CMOS de duas entradas;
- Validar as tabelas-verdade das portas lógicas;
- Implementar fisicamente as portas NAND e NOR;
- Realizar a extração e simulação elétrica dos circuitos;
- Construir um oscilador em anel utilizando cinco inversores CMOS;
- Analisar a relação entre o atraso de propagação e a frequência de oscilação;
- Avaliar a influência das dimensões W/L dos transistores no comportamento das células digitais.

3 - Resultados e Discussões

3.1 - Porta Inversora CMOS

A primeira etapa consistiu no desenvolvimento de uma porta inversora CMOS formada por um transistor pMOS e um transistor nMOS. O pMOS foi conectado à alimentação VDD, enquanto o nMOS foi conectado ao GND. Os gates dos dois transistores foram conectados à mesma entrada, enquanto seus drenos foram conectados ao nó de saída.

A estrutura implementada realiza a função lógica:

$$Y = \overline{A}$$

Assim, quando a entrada assume nível lógico baixo, o pMOS conduz e o nMOS permanece desligado, levando a saída para nível alto. Quando a entrada assume nível lógico alto, o pMOS é desligado e o nMOS conduz, levando a saída para o nível baixo.

Entrada A	Saída Y
0	1
1	0




Figura 01 e 02:Esquemático da inversora CMOS desenvolvido no DSCH.

Após a validação lógica, a inversora foi implementada fisicamente no Microwind. O layout foi construído utilizando as camadas correspondentes às regiões de difusão, polissilício, metal e contatos, conforme a tecnologia selecionada.




Figura 03 – Layout físico da inversora CMOS no Microwind.

O layout foi submetido à verificação de regras de projeto (DRC), com o objetivo de verificar a existência de possíveis violações geométricas.

Posteriormente, foi realizada a simulação elétrica do circuito extraído do layout. A resposta esperada apresenta uma transição da tensão de saída de um nível alto para um nível baixo conforme a tensão de entrada aumenta, caracterizando o comportamento inversor.




Figura 4 – Simulação elétrica da inversora: $V_{out} \times V_{in}$.

3.2 - Porta NAND de duas entradas

A segunda etapa iniciou-se com o desenvolvimento de uma porta NAND CMOS de duas entradas.

A implementação CMOS da NAND utiliza dois transistores pMOS em paralelo na rede de pull-up e dois transistores nMOS em série na rede de pull-down.

A função lógica implementada é:

$$Y = \overline{A \cdot B}$$

A configuração dos transistores permite que a saída seja conectada ao VDD quando pelo menos uma das entradas estiver em nível lógico baixo. Por outro lado, somente quando A e B assumem simultaneamente nível lógico alto existe um caminho completo entre a saída e o GND.

A tabela-verdade da porta NAND é:

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0




Figura 5 – Esquemático da porta NAND de duas entradas no DSCH.

Na sequência, a porta NAND foi implementada fisicamente no Microwind.




Figura 6 – Layout físico da porta NAND de duas entradas.

Após a implementação física, foi realizada a verificação DRC e a extração do circuito para posterior simulação elétrica. Os resultados devem demonstrar que a saída permanece em nível lógico alto para as combinações 00, 01 e 10, enquanto apresenta nível lógico baixo somente para a combinação 11.




Figura 7 – Simulação elétrica da porta NAND.

3.3 - Porta NOR de duas entradas

A segunda parte da Etapa II consistiu no desenvolvimento da porta NOR CMOS de duas entradas. Diferentemente da NAND, a porta NOR utiliza dois transistores pMOS em série e dois transistores nMOS em paralelo.

A função lógica implementada é:

$$Y = \overline{A + B}$$

A estrutura dos transistores faz com que exista um caminho entre VDD e a saída somente quando as duas entradas estão em nível lógico baixo. Quando pelo menos uma entrada assume nível alto, a rede de nMOS estabelece um caminho entre a saída e o GND.

A tabela-verdade é:

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0




Figura 08 – Esquemático da porta NOR no DSCH.

O layout físico da porta NOR foi desenvolvido no Microwind utilizando a estrutura complementar correspondente.




Figura 09 – Layout físico da porta NOR.

Após a verificação do layout e a extração do circuito, foi realizada a simulação elétrica. A simulação deve confirmar que a saída assume nível lógico alto exclusivamente quando $A = 0$ e $B = 0$.




Figura 10 – Simulação elétrica da porta NOR.

3.4 - Oscilador em Anel

Na terceira etapa foi desenvolvido um oscilador em anel composto por cinco inversores CMOS conectados em série. A saída do quinto inversor foi conectada à entrada do primeiro, formando uma malha de realimentação.

A estrutura utilizada foi:

$$INV_1 \rightarrow INV_2 \rightarrow INV_3 \rightarrow INV_4 \rightarrow INV_5 \rightarrow INV_1$$




Figura 11 – Oscilador em anel com cinco inversores desenvolvido no DSCH.

A utilização de um número ímpar de inversores é necessária para que o sinal retorne ao primeiro estágio com polaridade invertida. Cada inversor introduz uma inversão lógica e também

um atraso de propagação. Dessa forma, a alteração de estado percorre continuamente os cinco estágios, resultando em uma oscilação periódica.

O período de oscilação pode ser relacionado ao atraso de propagação de cada estágio por:

$$T \approx 2Ntp$$

onde (N) representa o número de inversores e (tp) representa o atraso de propagação de cada estágio.

Para cinco inversores:

$$T \approx 10Ntp$$

Consequentemente, a frequência aproximada do oscilador é:

$$f_{\{osc\}} \approx \frac{1}{10tp}$$

A implementação física do oscilador foi realizada utilizando como base o layout desenvolvido para a inversora CMOS.




Figura 12 – Layout do oscilador em anel com cinco inversores.

A simulação elétrica deve apresentar uma forma de onda periódica alternando entre os níveis de tensão correspondentes aos estados lógico baixo e lógico alto.




Figura 13 – Forma de onda do oscilador em anel.

A partir da forma de onda obtida, o período pode ser determinado pela diferença de tempo entre dois pontos equivalentes consecutivos da onda:

$$T = t_2 - t_1$$

e a frequência pode ser calculada por:

$$f_{osc} \approx \frac{1}{T}$$

Para os resultados experimentais: $T = 0.051\text{ns}$ e $f_{osc} = 19.8\text{ GHz}$.




Figura 14 – Diagrama de frequência e tempo

3.5 - Análise Geométrica (W/L)

A quarta etapa consiste na análise da influência das dimensões geométricas dos transistores, principalmente da largura (W) e do comprimento (L) do canal.

A relação:

$$\frac{W}{L}$$

influencia diretamente a capacidade de condução dos transistores e, conseqüentemente, o comportamento dinâmico das portas lógicas.

O aumento de (W), mantendo (L) constante, tende a aumentar a capacidade de condução do transistor. Por outro lado, alterações em (L) modificam as características elétricas e os tempos associados à comutação.

Nesta etapa devem ser comparados os resultados obtidos para diferentes configurações geométricas.

Configuração	W	L	Corrente Máxima	Atraso NAND	Atraso NOR	Frequência
1	10	2	1.642mA (NAND)	66 ps	82 ps	1.22 GHz

2	10	4	1.025mA (NAND)	76.5 ps	94.5 ps	0.78 GHz
---	----	---	----------------	---------	---------	----------

4 - Conclusão

O desenvolvimento da atividade permitiu analisar o fluxo de projeto de células digitais CMOS desde a representação lógica até a implementação física e a simulação elétrica. A utilização do DSCH possibilitou a construção e validação dos esquemáticos das portas inversora, NAND e NOR, enquanto o Microwind permitiu a representação física dos circuitos por meio das diferentes camadas do processo CMOS.

A implementação da inversora mostrou a operação complementar dos transistores pMOS e nMOS. A partir dessa estrutura, foram desenvolvidas as portas NAND e NOR, permitindo verificar a relação entre a topologia dos transistores e as respectivas funções lógicas.

O oscilador em anel demonstrou a importância do atraso de propagação dos inversores para a geração da oscilação. A utilização de cinco inversores, portanto um número ímpar de estágios, permite estabelecer a condição de inversão necessária para a realimentação do circuito.

Por fim, a análise das dimensões geométricas W/L permite relacionar as características físicas dos transistores com parâmetros elétricos e temporais das células digitais. Dessa forma, a atividade evidencia a integração entre projeto lógico, projeto físico e análise elétrica no desenvolvimento de circuitos integrados CMOS.


5 - Referências Bibliográficas

WESTE, N. H. E.; HARRIS, D. M. *CMOS VLSI Design: A Circuits and Systems Perspective*. Addison-Wesley.



SEDRA, A. S.; SMITH, K. C. *Microelectronic Circuits*. Oxford University Press.

6 - Apêndice


NAND: $W = 10 - L = 4$.





Analog simulation of C:\Users\Gabriel\Desktop\Projetos verilog\microeletronica\cap 7\nand10-4.MSK





NAND: $W = 10, L = 2$








NOR: $W = 10, L = 2$







NOR: $W=10, L=4$





ANEL OSCILADOR: $W=10$, $L=4$





ANEL OSCILADOR: $W = 10$, $L = 2$

